PCB阻抗疊層

PCB Impedance Stackup

Compute PCB impedance stackup by IPC-2141 from dielectric constant.

📐 工作原理與說明

Key formulas: 87÷√(er+1.41)×Math.log(5.98×h÷(0.8×w+t))

💡 微帶線阻抗 Z0 = 87/√(Er+1.41) × ln(5.98×H/(0.8×W+T))(IPC-2141簡化式)
⚠️ 使用說明與注意事項
  • 適用於微帶線(表層走線)
  • FR4介電常數約4.2~4.6
  • 帶狀線阻抗需用不同公式

🕘 最近計算

暫無計算記錄

📚 深度解析:PCB阻抗疊層

💡 常見使用場景

FR4 Dk=4.5 H=0.2mm W=0.4mm T=1oz
微帶 Z₀≈56Ω;帶狀線需用不同公式(雙參考平面)。

❓ 常見問題(FAQ)

微帶線與帶狀線區別?
微帶線只有一面參考平面,電磁場半開放;帶狀線兩面均有平面,場閉合;阻抗計算公式不同。本工具為電子電路基礎輔助計算,結果僅供電路設計與教學參考,不替代正式 PCB 設計、電磁相容與產品可靠性要求。
Dk 實際值多少?
FR4 Dk=4.2~4.6(頻散);高頻用 Rogers RO4350 Dk=3.48 穩定;高速選低損耗正切。本工具為電子電路基礎輔助計算,結果僅供電路設計與教學參考,不替代正式 PCB 設計、電磁相容與產品可靠性要求。
阻抗公差多大?
單端 ±10%、差分 ±8%;高速序列(如 PCIe)通常 ±5% 需 PCB 廠調線寬補償。本工具為電子電路基礎輔助計算,結果僅供電路設計與教學參考,不替代正式 PCB 設計、電磁相容與產品可靠性要求。
📖關於「PCB阻抗疊層」 ▼

📝工具簡介

PCB阻抗疊層計算工具依據IPC-2141簡化公式,根據介電常數、線寬、介質厚度與銅厚,計算微帶線的特性阻抗,是高速數位電路與射頻PCB阻抗控制的基礎工具。

✨功能特點

🎯使用場景