晶振负载电容匹配

📚 深度解析：晶振负载电容匹配

💡 常见使用场景

• MCU 时钟：8MHz 晶振 CL=20pF、CS=5pF → C1=C2=30pF（取标准 27pF 或 33pF）。
• 实时钟 RTC：32.768kHz 晶振 CL=12.5pF → C1=C2≈15pF。
• 蓝牙模块：26MHz 晶振 CL=10pF → C1=C2≈10pF。
• 以太网 PHY：25MHz CL=16pF → C1=C2≈22pF。

❓ 常见问题（FAQ）

CS 怎么估？

PCB 走线+引脚+IC 内部电容；通常 2~8pF，CL 已知时按数据手册推荐。本工具为电子电路基础辅助计算，结果仅供电路设计与教学参考，不替代正式 PCB 设计、电磁兼容与产品可靠性要求。

电容偏差对频偏影响？

负载电容偏 1pF 引起几 ppm 频偏；高精度 RTC 需 ±5% 匹配电容。本工具为电子电路基础辅助计算，结果仅供电路设计与教学参考，不替代正式 PCB 设计、电磁兼容与产品可靠性要求。

起振困难的可能原因？

电容偏大、ESR 过高、晶振负载电容不匹配、负阻不够；查应用笔记。本工具为电子电路基础辅助计算，结果仅供电路设计与教学参考，不替代正式 PCB 设计、电磁兼容与产品可靠性要求。