晶振负载电容匹配 使用指南
晶振负载电容匹配计算器。输入晶振标称负载电容 CL 与电路杂散电容，计算所需外接匹配电容值，确保晶振稳定起振并工作在标称频率，适合时钟电路调试。
计算公式与原理
当 C₁=C₂=C 时：C_L = C ÷ 2 + C_s，故 C = 2 × (C_L − C_s)
晶振负载电容匹配计算器。输入晶振标称负载电容 CL 与电路杂散电容，计算所需外接匹配电容值，确保晶振稳定起振并工作在标称频率，适合时钟电路调试。
典型使用场景
- MCU 时钟：8MHz 晶振 CL=20pF、CS=5pF → C1=C2=30pF（取标准 27pF 或 33pF）。
- 实时钟 RTC：32.768kHz 晶振 CL=12.5pF → C1=C2≈15pF。
- 蓝牙模块：26MHz 晶振 CL=10pF → C1=C2≈10pF。
- 以太网 PHY：25MHz CL=16pF → C1=C2≈22pF。
算例参考
- 8MHz CL=20pF CS=5pF：C1=C2=2×(20-5)=30pF；取标准 27pF（向下偏容让晶振偏频向上偏移微调）或 33pF。
注意事项
本工具纯前端运行，输入内容不上传服务器；结果为按上述口径得到的理论估算值。实际应用受设备参数、测量条件与当地规范影响，请以设备铭牌、检测报告与现行标准为准，重大决策建议咨询专业人士。
- CS 怎么估？
- PCB 走线+引脚+IC 内部电容；通常 2~8pF，CL 已知时按数据手册推荐。本工具为电子电路基础辅助计算，结果仅供电路设计与教学参考，不替代正式 PCB 设计、电磁兼容与产品可靠性要求。
- 电容偏差对频偏影响？
- 负载电容偏 1pF 引起几 ppm 频偏；高精度 RTC 需 ±5% 匹配电容。本工具为电子电路基础辅助计算，结果仅供电路设计与教学参考，不替代正式 PCB 设计、电磁兼容与产品可靠性要求。
- 起振困难的可能原因？
- 电容偏大、ESR 过高、晶振负载电容不匹配、负阻不够；查应用笔记。本工具为电子电路基础辅助计算，结果仅供电路设计与教学参考，不替代正式 PCB 设计、电磁兼容与产品可靠性要求。