晶振負載電容匹配 使用指南

晶振負載電容匹配計算器。輸入晶振標稱負載電容 CL 與電路雜散電容，計算所需外接匹配電容值，確保晶振穩定起振並工作在標稱頻率，適合時鐘電路除錯。

計算公式與原理

當 C₁=C₂=C 時：C_L = C ÷ 2 + C_s，故 C = 2 × (C_L − C_s)

晶振負載電容匹配計算器。輸入晶振標稱負載電容 CL 與電路雜散電容，計算所需外接匹配電容值，確保晶振穩定起振並工作在標稱頻率，適合時鐘電路除錯。

典型使用場景

• MCU 時鐘：8MHz 晶振 CL=20pF、CS=5pF → C1=C2=30pF（取標準 27pF 或 33pF）。
• 即時鍾 RTC：32.768kHz 晶振 CL=12.5pF → C1=C2≈15pF。
• 藍牙模組：26MHz 晶振 CL=10pF → C1=C2≈10pF。
• 乙太網路 PHY：25MHz CL=16pF → C1=C2≈22pF。

算例參考

• 8MHz CL=20pF CS=5pF：C1=C2=2×(20-5)=30pF；取標準 27pF（向下偏容讓晶振偏頻向上偏移微調）或 33pF。

注意事項

本工具純前端執行，輸入內容不上傳伺服器；結果為按上述口徑得到的理論估算值。實際應用受裝置引數、測量條件與當地規範影響，請以裝置銘牌、檢測報告與現行標準為準，重大決策建議諮詢專業人士。

CS 怎麼估？

PCB 走線+引腳+IC 內部電容；通常 2~8pF，CL 已知時按資料手冊推薦。本工具為電子電路基礎輔助計算，結果僅供電路設計與教學參考，不替代正式 PCB 設計、電磁相容與產品可靠性要求。

電容偏差對頻偏影響？

負載電容偏 1pF 引起幾 ppm 頻偏；高精度 RTC 需 ±5% 匹配電容。本工具為電子電路基礎輔助計算，結果僅供電路設計與教學參考，不替代正式 PCB 設計、電磁相容與產品可靠性要求。

起振困難的可能原因？

電容偏大、ESR 過高、晶振負載電容不匹配、負阻不夠；查應用筆記。本工具為電子電路基礎輔助計算，結果僅供電路設計與教學參考，不替代正式 PCB 設計、電磁相容與產品可靠性要求。